RISC-Vが切り拓くAIチップの未来——オープンソース命令セットが半導体業界に起す革命

はじめに — 第3のアーキテクチャが静かに世界を変える

あなたが今読んでいるこの記事は、おそらくx86かARMのプロセッサ上で動いている。2026年現在、世界のスマートフォンの95%以上がARMで動き、パソコンとサーバーの大半はx86が支配している。半導体のアーキテクチャといえば、この「二大国」という構造は、ここ20年以上変わっていない。

しかし、その地図の下で、静かに、しかし確実に新しい勢力が台頭している。

RISC-V（リスクファイブ）——オープンソースの命令セットアーキテクチャだ。

2026年現在、RISC-Vベースのチップは累計130億コアを出荷した。これは決して「実験段階」の数字ではない。AIアクセラレータの中を覗けば、テンソル演算を束ねる制御コアとしてRISC-Vが静かに動いている。自動車の安全を担う次世代マイコンにも、RISC-Vが採用され始めている。中国の国産半導体戦略の中核にも、RISC-Vがある。

本記事では、RISC-Vとは何か、なぜ2026年に急成長しているのか、そしてAIチップの未来をどう変えるのかを、技術の基礎から実践的な活用法まで徹底的に解説する。

RISC-Vとは何か？——オープンソースが半導体にもたらした革命

命令セットアーキテクチャ（ISA）とは

CPUを設計するとき、最も基本的な「設計図」が命令セットアーキテクチャ（ISA）だ。ISAは「このCPUが理解できる命令の辞書」を定義する。プログラムはこの辞書に載っている命令を組み合わせて動く。

x86はIntelとAMDが、ARMはArm Holdingsがそれぞれ所有するプロプライエタリ（専有）なISAだ。これらのISAを使ってチップを作るには、権利者にライセンス料を払う必要がある。

RISC-Vは違う。

RISC-Vの誕生

RISC-Vは2010年、カリフォルニア大学バークレー校でDavid Patterson教授らのチームによって開発された。「RISC」とはReduced Instruction Set Computer（縮小命令セットコンピュータ）の略で、シンプルな命令を高速に実行する設計思想だ。「V」は第5世代を意味する。

最大の革新は、ISAそのものをオープンソースとして公開したことだ。BSDライセンスの下、誰でも自由に実装、改変、商用利用が可能だ。ライセンス料は一切かからない。

2015年には管理団体としてRISC-V International（スイスの非営利団体）が設立された。Google、Apple、NVIDIA、Qualcomm、Samsung、SiFiveなど、300社以上が加盟する。

オープンISAが意味するもの

従来の半導体ビジネスでは、ISAは「門番」だった。ARMのISAを使いたければ、Arm Holdingsとライセンス契約を結び、チップ価格の1〜5%をロイヤリティとして支払う。x86に至っては、IntelとAMD以外は実質的に使えない。

RISC-Vはこの門番を取り払った。

graph TD
    subgraph "プロプライエタリISA"
        A[x86] -->|ライセンス不可| A1[Intel/AMDのみ]
        B[ARM] -->|有料ライセンス| B1[Apple/Qualcomm/MediaTek等]
        B1 -->|ロイヤリティ支払い| B2[Arm Holdings]
    end
    subgraph "オープンISA"
        C[RISC-V] -->|無料・自由| C1[誰でも実装可能]
        C1 --> C2[カスタム拡張可能]
        C1 --> C3[ロイヤリティゼロ]
    end

この違いは、チップを大量に製造する企業にとって莫大なコスト差になる。また、独自の命令を追加したい場合でも、RISC-VならISAの仕様に準拠しつつ自由に拡張できる。AIの進化が早い時代、これは決定的な優位性だ。

なぜ2026年なのか？——RVA23が変えたゲームルール

最大の障壁だった「断片化問題」

RISC-Vの最大の弱点は、逆に言えばオープンさの裏返しだった。設計者が自由に拡張を選べるがゆえに、「あるRISC-Vチップで動くソフトウェアが、別のRISC-Vチップで動かない」という事態が頻発した。

これを「断片化（フラグメンテーション）」と呼ぶ。OS開発者やツールチェーンメンテナにとっては悪夢だ。x86やARMは単一の標準的な命令セットを持つため、一度書いたソフトウェアがそのアーキテクチャのどのチップでも動く。RISC-Vにはその保証がなかった。

これが企業、特にデータセンター向けの採用を阻む最大の要因だった。

RVA23プロファイルによる解決

2024年10月、RISC-V InternationalはRVA23プロファイルを批准した。これは「RVA23に準拠するRISC-Vチップは、これらの拡張を必ず実装しなければならない」という最小要件を定めたものだ。

RVA23が義務化する主な拡張：

RVA23の批准により、OSベンダー（Linux distributions等）は「RVA23準拠のRISC-Vチップなら確実に動く」という保証を得られた。これは標準化の面で、RISC-Vの歴史における分岐点だった。

2025年〜2026年の量産シリコン

RVA23準拠の初期シリコンとして、以下が量産段階に入っている：

• Alibaba T-Head XuanTie C930: 64ビット、スーパースカラー、アウトオブオーダー実行のサーバーCPU。SPECint2006で15+ points/GHzを記録
• Ventana Micro Veyron V2: ハイパースケーラーおよびHPC顧客向けに2025年出荷開始
• SiFive Performance P870-A: サーバー級RISC-Vプロセッサ

RVA23は、RISC-Vを「研究プロジェクト」から「プロダクション対応」へと引き上げた。

AIアクセラレータにおけるRISC-V——グリーンフィールドの優位性

AIチップの内部構造

現代のAIアクセラレータを「一つの巨大な行列乗算器」と想像する人も多いが、実際にはもっと複雑だ。数百のコンピュートユニットが効率的にデータを受け取り、スケジュールされ、同期される必要がある。このオーケストレーション（指揮）を担うのが、プログラマブルな汎用コアだ。

ここでRISC-Vが絶妙にハマる。

なぜAIアクセラレータにRISC-Vなのか

AIチップメーカーが制御コアにRISC-Vを選ぶ理由は3つある：

1. ロイヤリティフリー: 大量生産するチップの制御コアにARMライセンスを払う必要がない
2. カスタム命令拡張: AIモデルが進化しても、新しいオペレータに対応する命令を追加できる。チップ全体を再設計する必要がない
3. 設計の自由度: オープンISAなので、データフローに合わせた最適化が自由

AIモデルは数ヶ月ごとに新しいアーキテクチャが登場する。固定機能のアクセラレータでは対応が追いつかない。RISC-Vの拡張性は、この進化の速度に追随するための武器だ。

主要なRISC-V AIチップ

Tenstorrent Blackhole p150a

伝説的なチップ設計者Jim Kellerが率いるTenstorrentの旗艦製品：

Tensixアーキテクチャは、プログラマブルな計算タイルとRISC-Vコアを緊密に結合した設計で、RISC-Vの哲学を体現している。

SiFive Intelligence X100 Gen 2

RISC-VのパイオニアSiFiveの第2世代AIアクセラレータコア：

• 64 TFLOPS of FP8 performance @ 2GHz
• エッジAIからデータセンターまでカバー
• 2026年Q2に初回シリコン予定
• Google TPUやTenstorrent BlackholeにもSiFiveコアが採用

NVIDIAがCUDAをRISC-Vに移植

2025年7月、NVIDIAのFrans Sijstermans副社長がCUDAサポートをRISC-Vホストプロセッサに移植中であることを発表した。開発はSiFive HiFive Premier P550ボード上で進行中。

もしこれが完成すれば、「CUDAベースのAIシステムにはx86またはARMホストCPUが必要」という前提が崩れる。AIサーバーの設計において、RISC-Vが本格的な選択肢になる可能性を秘めている。

graph LR
    subgraph "AIアクセラレータの構造"
        A[RISC-V制御コア] -->|スケジュール| B[Tensor/Matrix演算ユニット]
        A -->|データ転送| C[メモリコントローラ]
        A -->|ランタイム| D[AI フレームワーク]
        B --> E[AI推論実行]
    end

RISC-Vは「AIチップのブランド」ではないかもしれない。しかし、AIチップの中には確実にRISC-Vが入っている。これが2026年の現実だ。

比較でわかるRISC-Vの強み——x86・ARMとの違い

3つのアーキテクチャ比較

半導体アーキテクチャの選択は、チップの設計自由度、コスト、ソフトウェア互換性、そして市場への参入障壁を左右する。以下の比較表は、2026年時点での3つの主要ISAの決定的な違いを示している。

RISC-Vが勝つ領域

RISC-Vの勝ちパターンは明確だ。既存のソフトウェア資産（レガシー）がない新規市場で、カスタマイズ性とライセンスコストが重要な領域。

1. AIアクセラレータ: CUDA等のレガシーがない新規設計。テンソル演算の制御にRISC-Vが最適
2. 自動車半導体: ゾーンコントローラ等の新規アーキテクチャ。安全規格との統合に自由度が必要
3. IoT・エッジデバイス: 大量生産でロイヤリティが効く。超低消費電力設計にPULP等の研究成果を活用

ARM/x86が維持される領域

一方で、RISC-Vが短期間で置き換えられない領域もある。

• スマートフォン: Android、iOS、すべてのアプリストアがARM向けにコンパイルされている。このソフトウェア資産の壁は高い
• PC: Windowsのx86エコシステム、デバイスドライバ、ゲーム。代替不可能な資産
• 既存データセンター: LinuxはRISC-Vに対応済みだが、プロファイラ、認定コンパイラ、ISVソフトウェア、サポート契約がARM/x86に偏在している

RISC-Vの2026年の戦略は「置き換え」ではない。「新しい空間を埋める」ことだ。AI、自動車、エッジ——これらはまだアーキテクチャが固定されていない領域で、RISC-Vが独自の優位性を発揮できる。

ベクトル拡張（RVV 1.0）とマトリックス拡張——AI推論をCPUで加速

RVV 1.0：CPUの中のSIMDエンジン

RISC-V Vector拡張（RVV 1.0）は、AI推論を専用アクセラレータなしでCPU上で実行するための強力な機能だ。

従来のSIMD（Single Instruction, Multiple Data）は、固定長のレジスタを使って同じ演算を複数のデータに同時に適用する。ARMのNEONやx86のSSE/AVXがこれに当たる。

RVV 1.0の画期的な点は可変長ベクトルをサポートしていることだ：

• 1命令あたり最大2048ビットのデータを処理
• 実装者がベクトルレジスタの幅を柔軟に設定可能（128ビット〜2048ビット）
• 同じバイナリが異なるベクトル幅のチップで動く（移植性の問題を解決）

これにより、AI推論で多用される行列演算や畳み込み演算を、RISC-Vの汎用コアだけで効率的に実行できる。

実用例：エッジAIでの活用

Banana Pi BPI-F3に搭載されているSpacemiT K1（RISC-V）は、RVV 1.0を活用してオンデバイスでのAI推論を実現している。クラウドへのラウンドトリップなしで、ローカルで画像認識や自然言語処理を実行できる。

マトリックス拡張：標準化が進む次世代AI加速

RVV 1.0に加えて、RISC-Vエコシステムは行列演算専用の拡張を標準化している：

重要なのは、これらの拡張が統一されたLLVM/MLIR loweringパスを持つことだ。つまり、PyTorchやTensorFlowなどのAIフレームワークが、IME/VME対応のRISC-Vチップを自動的にターゲットできる。

これは、マトリックス計算がプロプライエタリな「付け足し」ではなく、ISAのファーストクラス市民になることを意味する。NVIDIAのTensor Coreのような独自実装とは異なり、オープンな標準として誰でも使える。

ツールチェーンの成熟

2026年現在、主要なコンパイラツールチェーンがRVV 1.0を成熟した形でサポートしている：

• LLVM/Clang: 完全サポート、自動ベクトル化対応
• GCC: RVV 1.0サポート成熟
• MLIR: AIフレームワークからRVV/IME/VMEへのloweringパス構築中

ツールチェーンの成熟は、実用性の鍵だ。どれほど優れたISAでも、コンパイラが貧弱では使い物にならない。RISC-Vはこの点で2026年、実用レベルに到達した。

自動車半導体におけるRISC-V——最も確実な成長市場

なぜ自動車なのか

自動車半導体は、RISC-Vにとって最も確実な成長市場だ。理由は明確だ：

1. 新規アーキテクチャ: 自動車の電子構造が「ドメインコントローラ」から「ゾーンコントローラ」へ移行中で、アーキテクチャが固定されていない
2. 安全規格への対応: ISO 26262（機能安全）認証を独自に取得できる自由度が必要
3. 大量生産: 自動車は年間数千万台生産される。ロイヤリティフリーのコストメリットが絶大
4. 長寿命: 自動車は10年以上使われる。ISAの長期的な安定性とカスタマイズ性が重要

Quintauris：自動車業界の集団的コミットメント

2026年1月12日、Quintauris——ドイツ・ミュンヘンに本拠を置く合弁企業が、SiFiveと提携することを発表した。

Quintaurisの株主は、自動車半導体界の「誰も」だ：

• Bosch（世界最大の自動車部品メーカー）
• Infineon（自動車パワー半導体のリーダー）
• NXP（車載通信・セキュリティチップのトップ）
• Nordic Semiconductor（IoT通信チップ）
• Qualcomm（デジタルコックピット・接続性）

これらの企業が共同でRISC-V IPを標準化することは、今後10年間のコンポーネントロードマップにRISC-Vが組み込まれることを意味する。実験的ではなく、生産計画に組み込まれたコミットメントだ。

Mobileye EyeQ Ultra：量産中のRISC-V自動運転チップ

Intel傘下のMobileyeは、RISC-Vコアを12個（デュアルスレッド）搭載するEyeQ Ultraの量産を2025年に開始した。

Level 4自動運転——運転席に人がいない状態での自動運転——を担う安全クリティカルなチップにRISC-Vが使われている。これはRISC-Vの信頼性と安全性が実用レベルに達したことの証明だ。

Infineon AURIX新世代

Infineonは、自動車の安全制御で圧倒的シェアを持つAURIXマイコンブランドを、RISC-Vベースの新ファミリーに拡張することを発表した。既存のTriCoreアーキテクチャからRISC-Vへの移行は、自動車業界におけるRISC-V標準化の象徴的な出来事だ。

graph TD
    subgraph "自動車半導体でのRISC-V採用ロードマップ"
        A[2024: Quintauris設立] --> B[2025: Mobileye EyeQ Ultra量産]
        B --> C[2026: SiFive×Quintauris提携]
        C --> D[2026: Infineon AURIX RISC-V発表]
        D --> E[2027〜: ゾーンコントローラ本格展開]
        E --> F[2028〜: ADAS/自動運転標準アーキテクチャへ]
    end

自動車半導体におけるRISC-Vの採用は、スマートフォンにおけるARMの地位のように、一度固定化されれば10年以上の寿命を持つ。その意味で、自動車市場はRISC-Vにとって最も戦略価値の高い戦場だ。

エッジAIとHome LabでRISC-Vを試す

RISC-V開発ボードの現状

RISC-Vはデータセンターや自動車だけの話ではない。個人でもHome LabでRISC-Vハードウェアを試せる環境が急速に整っている。

主要なRISC-V開発ボード比較：

Banana Pi BPI-F3（SpacemiT K1）は最もコストパフォーマンスが高い選択肢だ。SpacemiT K1は8コアのRISC-Vプロセッサで、RVV 1.0（ベクトル拡張）に対応している。これにより、AI推論ワークロードをCPU上で実行できる。Linux（Ubuntu等）が動作し、Python、PyTorch、ONNX RuntimeなどのAIツールチェーンが利用可能だ。

StarFive VisionFive 2（JH7110）は、SiFiveのU74コアを4基搭載するRISC-Vボードだ。Raspberry Piに近いフォームファクタで、入門用として人気がある。

HiFive Premier P550はSiFiveのP550コアを搭載するハイエンド開発ボード。NVIDIAがCUDA on RISC-Vの開発機として使用していることでも知られる。

FPGAでRISC-V AIアクセラレータを自作

より深く学びたい人のために、FPGA上でRISC-VベースのAIアクセラレータを実装するプロジェクトも存在する。

ztachipはGitHubで公開されているオープンソースのマルチコアRISC-V AIアクセラレータだ。低価格帯のFPGAデバイス上でエッジAI推論を実行できる（https://github.com/ztachip/ztachip）。

CandleLabAIはVLSID 2026で発表された研究プロジェクトで、「FPGAベースの安全でプライバシー対応なRISC-V SoC with CNN アクセラレータ」を実装している（https://github.com/CandleLabAI/Secure-Privacy-Aware-RISCV-SoC-with-CNN-Accelerator-On-FPGA）。

フューチャー kilab MARK1は日本発のFPGA搭載AIアクセラレータだ。2026年2月の「RISC-V Day Tokyo 2026 Spring」に出展され、GENIAC（経済産業省・NEDO推進の国内生成AI強化プロジェクト）にも採択されている。

実践：RISC-VボードでAI推論を試す

Banana Pi BPI-F3を使った簡単なAI推論のステップ：

1. OSのセットアップ: Ubuntu 24.04 RISC-V版をインストール
2. Python環境の構築: apt install python3 python3-pip
3. ONNX Runtimeのインストール: pip install onnxruntime（RISC-V対応版）
4. モデルの用意: 量子化された軽量モデル（MobileNet、TinyLlama等）をダウンロード
5. 推論の実行: RVV 1.0対応のバイナリでベクトル拡張を活用

注意点として、2026年現在のRISC-VボードでのAI推論は、ARMやx86と比較すると速度面でまだ差がある。しかし、学習目的やアーキテクチャの理解、将来のエッジAI展開の準備としては十分に実用的だ。

中国とRISC-V——地政学が生むもう一つの推進力

米国輸出規制とRISC-Vの位置づけ

米国は2022年以降、段階的に中国への先端半導体製造装置の輸出を制限してきた。Arm Holdingsは米国の再輸出規制の対象であり、中国企業がARMの最新IPをライセンスするには制限がある。

RISC-Vはこの制限の外にある。

RISC-V Internationalはスイスの非営利団体が管理しており、单一の米国企業が支配していない。RISC-V ISAを実装するために米国の輸出許可は不要だ。これが、中国にとってRISC-Vが戦略的に重要な理由だ。

Alibaba XuanTie C930

2025年2月28日、AlibabaのT-HeadユニットはXuanTie C930を発表した。

C930はRVA23プロファイルに準拠している。つまり、西洋のRISC-Vエコシステムと収束する標準パスの上にある。これは重要だ——中国のRISC-Vデザインが独自の進化を遂げるのではなく、グローバル標準と互換性を保ちながら発展していることを意味する。

中国の半導体自給率の向上

CSIS（戦略国際問題研究所）の分析によると、中国の国内半導体自給率は2024年の25%から2025年には35%へと向上した。浙江省は2026年1月、7〜3nmチップの国内生産と第5世代RISC-Vアーキテクチャの目標を発表した。

「分断」ではなく「収束」

重要なニュアンス：中国のRISC-V推進は、西洋のRISC-Vエコシステムとの「分断」ではなく、むしろ「収束」をもたらしている。C930がRVA23に準拠しているように、同じ標準に向かって歩いている。

これは、RISC-Vが地政学的な対立軸を超えて共有できるインフラとして機能していることを示している。オープンISAの価値は、まさにこの「誰のものでもない」という点にある。

オープンモデル × オープンシリコン——未来の展望

フルスタック・オープンの哲学

2026年において、最も興味深いトレンドの一つは「オープンモデルをオープンシリコンで動かす」という構想だ。

• オープンモデル: Llama、Qwen、DeepSeek等のオープンウェイトLLM
• オープンシリコン: RISC-Vベースのプロセッサ
• オープンフレームワーク: PyTorch、ONNX Runtime、MLIR

この3層すべてがオープンであれば、AI推論パイプラインの全体を監査可能だ。誰も秘密の「ブラックボックス」を持たない。これは、プライバシー、主権AI（Sovereign AI）、セキュリティの観点から極めて重要だ。

OpenClawとOllama on RISC-V

実際に、OpenClaw（AIエージェントフレームワーク）やOllama（ローカルLLM実行環境）をRISC-V上で動かす試みが始まっている。現時点では速度面の課題があるが、これは技術的なステートメントだ——ISAから推論まで、パイプライン全体がフリーで監査可能であるという証明になる。

今後のマイルストーン

RISC-Vが変えるもの

RISC-Vの本質的な価値は、「速い」「安い」ではない。「誰のものでもない」ということだ。

半導体アーキテクチャが一つの企業や一国の支配下にないことは、長期的にはAIインフラの民主化にとって最も重要な要素だ。AIモデルがオープンになり、データセットが公開され、そしてそれを動かすチップそのものもオープンになる——この3層構造が完成したとき、AIは真の意味で「みんなのもの」になる。

よくある質問（FAQ）

Q: RISC-Vとは何ですか？

RISC-V（リスクファイブ）は、オープンソースの命令セットアーキテクチャ（ISA）です。2010年にカリフォルニア大学バークレー校で開発され、誰でも自由に実装・改変・商用利用できるBSDライセンスで公開されています。スイスの非営利団体RISC-V Internationalが管理しており、300社以上が加盟しています。

Q: RISC-VはARMやx86を置き換えるのですか？

短期的には置き換えません。ARMはスマートフォン（シェア95%以上）、x86はPCとサーバーで圧倒的なソフトウェア資産を持っています。RISC-Vは、既存のアーキテクチャが固定されていない新規領域（AIアクセラレータ、自動車半導体、IoT・エッジ）で成長しています。累計130億コアを出荷済みで、「置き換え」ではなく「新領域の獲得」という戦略が成功しています。

Q: RISC-VでAI推論は実用的な速度で動きますか？

2026年現在、RISC-VでのAI推論は実用レベルに達しつつありますが、ARM/x86と比較するとまだ差があります。ただし、以下の条件では実用的です：

• RVV 1.0（ベクトル拡張）対応チップ: 並列演算でCPU推論を加速
• AIアクセラレータ内の制御コア: Tenstorrent Blackhole等ではRISC-Vが制御を担当し、全体として数百TFLOPSを実現
• エッジAI: 数十ミリワットでの推論ではRISC-Vが有力な選択肢

Q: 個人がRISC-Vを試すにはどうすればいいですか？

最も手軽な方法はRISC-V開発ボードを購入することです：

• Banana Pi BPI-F3（SpacemiT K1、8コア、$100〜$200）: RVV 1.0対応でAI推論にも使える
• StarFive VisionFive 2（JH7110、4コア、$70〜$150）: 入門向け
• QEMU等のエミュレータ: ハードウェアなしでRISC-V Linuxを体験可能

また、FPGA（ztachip等）を使えば、RISC-V AIアクセラレータを自作することもできます。

Q: RISC-Vのデメリットは何ですか？

主な課題は以下の通りです：

1. ソフトウェアエコシステム: ARM/x86と比較すると、利用可能なソフトウェアパッケージが限定的（ただしRVA23標準化により急速に改善中）
2. 性能: 同一プロセスルールでのピーク性能は、成熟したARM/x86設計に及ばない場合がある
3. ツールチェーン: コンパイラ、デバッガ、プロファイラの成熟度がARM/x86に劣る（LLVM/GCCのサポートは成熟しつつある）
4. 人材: RISC-Vアーキテクチャに詳しいエンジニアが少ない

これらは時間とともに解決されつつありますが、2026年時点では依然として考慮すべき要素です。

まとめ — オープンアーキテクチャが拓く次の10年

RISC-Vは「置き換え」ではなく「新領域の開拓」で勝っている。AIアクセラレータ、自動車半導体、エッジデバイス——これらはまだアーキテクチャが固定されていない領域で、RISC-Vのオープンさと拡張性が決定的な優位性になる。

3つの勝機を振り返ろう：

1. AI: 累計130億コア、CUDA移植進行中、ベクトル・マトリックス拡張でCPU推論を加速
2. 自動車: Quintauris（Bosch、Infineon、NXP、Qualcomm）の本格コミットメント、EyeQ Ultra量産中
3. 地政学: 中国のRISC-V採用がグローバル標準との収束をもたらす

今日からできる3つのアクション：

1. RISC-Vボードを買う: Banana Pi BPI-F3でRVV 1.0対応のAI推論を試す
2. QEMUで体験する: ハードウェアなしでRISC-V Linux環境を構築
3. オープンソースプロジェクトに参加する: ztachip等のFPGA RISC-V AIアクセラレータを試す

半導体アーキテクチャの未来は、一つの企業や一国が決めるのではない。オープンな標準の上に、多様なプレイヤーが協調して築くものだ。RISC-Vは、その基盤を提供している。

参考文献

• RISC-V International 2025 Annual Report
• RISC-V in 2026: AI, Automotive, and China Drive Adoption
• RISC-V AI Accelerators and Open Silicon
• RVA23 Profile Ratification - Embedded.com
• Ventana Veyron V2 Announcement
• SiFive X100 Gen 2
• NVIDIA CUDA on RISC-V - The Register
• Mobileye EyeQ Ultra
• Alibaba C930 Launch
• Quintauris-SiFive Partnership
• CSIS China Semiconductor Analysis
• ztachip - Open Source RISC-V AI Accelerator
• フューチャー kilab MARK1
• SiFive $400M Series G
• RISC-V プロセッサ完全ガイド2026

関連記事

• RISC-Vが切り開く半導体の新時代：オープンアーキテクチャが変えるAI・エッジ・カスタムシリコンの未来
• RISC-Vが切り拓く半導体の新時代：オープンアーキテクチャが変えるAI・自動車・地政学の地図