RISC-Vとは何か？ オープンISAがx86/ARMの壁を壊す仕組みから、ベクトル拡張・開発ボードでの実践入門まで

はじめに——x86とARMの二択だった世界に、「3つ目の常識」が生まれた

RISC-V（リスク・ファイブ）とは、CPUの動作を定める「命令セットアーキテクチャ（ISA）」の仕様を、誰でもロイヤリティフリーで利用できるオープン標準として公開した、x86・ARMに続く「第3のCPUアーキテクチャ」です。

「CPUといえば、PCはIntel/AMDのx86、スマホや組み込みはARM。でも最近、RISC-Vという言葉をよく見かける。いったい何が違って、何が変わるのか？」——そう感じたエンジニアは少なくないはずです。この問いへの答えは、すでに「いつか来る未来」ではなく「出荷数で測れる現実」になりつつあります。市場調査会社Omdiaの予測では、RISC-Vチップの市場は2030年までに920億ドル規模に達すると見込まれています（2025年2月・RISC-V International発表）。すでに2023年時点で累積コア出荷は100億個を超えたと公表されており（出典: RISC-V International: https://riscv.org/about/）、RISC-Vはウエスタンデジタル（Western Digital）製HDDのコントローラやESP32-C3のような定番MCUなど、身近な製品に静かに浸透しています。エッジAI・自宅サーバー・組み込みに取り組むエンジニアにとって、これは「選択肢が1つ増える」以上の意味を持ちます。

本記事では、RISC-Vを「仕組み」から「手を動かして試すところ」まで、次の5ステップで解説します。

1. ISAの仕組みと支配構造 —— 「命令セット」という契約が、なぜIntelとARMの覇権を生んだのか
2. RISC-Vの設計思想 —— 少数精鋭の基本命令セット（RV32I）に拡張を組み合わせる「モジュール式ISA」と、AI処理を支えるベクトル拡張（RVV 1.0）
3. ライセンス・ロイヤリティ比較 —— ARM/x86の料金モデルとの違い、そして「オープンISA＝すべて無料」ではないという正確な理解
4. 2026年の現在地 —— AIアクセラレータへの採用、サーバー級実装、国際標準化（ISO/IEC）に向けた取り組み、日本のRapidus×Tenstorrent提携（報道ベース）などの最新動向
5. 実践入門 —— QEMUとクロスツールチェーンを使って、今日・0円でRISC-V版Linuxを起動する具体手順

記事全体の流れは、次の1枚で俯瞰できます。

flowchart LR
    A["ISAとは?<br/>仕組みと支配構造"] --> B["RISC-Vの設計<br/>モジュールISA・RVV"]
    B --> C["ライセンス比較<br/>ARM/x86との違い"]
    C --> D["2026年の現在地<br/>AI・サーバー・標準化"]
    D --> E["実践入門<br/>QEMUで今日試す"]

順に読み進めると、「RISC-Vは単なる安価な代替アーキテクチャではなく、ISAという60年続いた支配構造そのものを開放し、半導体の作り方・買い方・学び方を組み替える仕組みだ」という実感が持てるようになるはずです。まずは出発点として、「ISAとは何か、なぜISAを抑えた者が市場を抑えてきたのか」から見ていきましょう。

ISAとは何か——「命令セット」が半導体の支配構造を作る仕組み

ISA（Instruction Set Architecture／命令セットアーキテクチャ）とは、ソフトウェアとCPUハードウェアの間で交わされる「取り決め」であり、その規格を誰が所有し、誰に貸与するかという構造こそが、半導体業界におけるx86とARMの二強体制を生み出してきました。 RISC-Vを理解する第一歩は、この「ISAの支配構造」を知ることから始まります。

ISAは「コンセントの規格」のようなもの

日常的な比喩から入りましょう。日本の家庭用コンセントは100V・平行2ピンの規格です。規格さえ合っていれば、メーカーの違うどんな家電でも同じコンセントに差し込めます。もし各メーカーが独自形状のプラグを作っていたら、家電を1台買うたびに変換アダプタが必要になり、生活は成り立ちません。

ISAはまさにCPU版の「コンセント規格」です。ISAは次のような内容を定義します。

• CPUが解釈・実行できる命令の集合（加算、ロード/ストア、分岐、論理演算など）
• レジスタの本数と役割
• メモリの扱い方（メモリモデル）
• 特権レベルなど、OSとの権限の分界

そしてコンパイラは、このISAに向かってバイナリ（機械語）を生成します。したがって、同じISAに準拠していれば、Intel製のコアでもAMD製のコアでも、性能の異なる実装でも、まったく同じバイナリが動作します。逆にISAが違えば——たとえばx86用のバイナリはARMやRISC-VのCPUでは原則としてそのまま動かず、再コンパイルや移植が必要になります。

ソフトとハードをつなぐ、唯一の「共通言語」

CPUを階層で整理すると、ISAが担う役割が明確になります。

graph TD
    SW["ソフトウェア層<br/>アプリケーション／コンパイラ・ツールチェーン<br/>「このISAに向かって機械語を書く」"]
    SW --> ISA["ISA（命令セットアーキテクチャ）<br/>ソフトとハードをつなぐ唯一の契約層<br/>x86 ／ ARM ／ RISC-V"]
    ISA --> M1["マイクロアーキテクチャ（実装方式）<br/>高性能コア: 深いパイプライン・大容量キャッシュ"]
    ISA --> M2["マイクロアーキテクチャ（実装方式）<br/>省電力コア: 単純なパイプライン・小さな回路"]
    M1 --> PH["物理実装<br/>トランジスタ回路・半導体プロセス"]
    M2 --> PH
    style ISA fill:#e8f4ea,stroke:#2e7d32,stroke-width:2px

注目すべきは、ソフトウェア側とハードウェア側の境界にあたるISAだけが「共通言語」だという点です。ISAより上では、開発者は「どのメーカーのCPUでも動く」世界でプログラムを書けます。ISAより下では、チップメーカーはパイプラインの深さも、キャッシュ構成も、プロセスの微細化も自由に工夫できます。インターフェースは固定、実装は自由——これがISAという抽象化の本質であり、コンピュータ業界が約50年にわたって発展を続けてこられた土台です。

x86とARM——同じ「支配」でも、ビジネスモデルは正反対

現在のCPU市場を形作る2つのISAは、対照的な歴史を歩んできました。

x86は1978年のIntel 8086以来、約50年間にわたって後方互換を背負い続けてきたISAです。古い時代のプログラムが最新CPUでも動く——この「継続性」こそがx86最大の資産であり、同時に命令数を数千規模まで膨張させ、1〜15バイトの可変長命令という複雑さをもたらしました。いわゆるCISC（Complex Instruction Set Computer）です。

一方のARMは、1985年に英Acorn Computersが生んだ省電力志向の設計です。特筆すべきはビジネスモデルです。ARM社自身はチップを製造・販売せず、ISAとコア設計（IP）をライセンスとして貸与し、前払いのライセンス料とチップ1個あたりの出荷ロイヤリティで収益を上げます。Qualcomm、Samsung、Apple、MediaTek——世界中のチップメーカーがARM準拠チップを作り、その出荷のたびにARMへロイヤリティが還流する構造です。自社でチップを1個も作らないのに、モバイル時代の「見えない標準」になれたのは、このモデルの勝利といえます。

「ISAを抑える者が、エコシステムを抑える」

なぜISAの所有がそれほど強力なのでしょうか。答えは、エコシステムの蓄積にあります。

OS、アプリケーション、デバイスドライバ、開発ツールチェーン、そして「そのISAでソフトを書ける技術者」の知識——これらはすべて、特定のISAに向かって年月をかけて蓄積された資産です。いったんエコシステムが形成されると、ユーザーも開発者も移行コストがあまりに高くなるため、競合ISAが技術的に優れていても乗り換えが起きにくくなります。いわゆるロックインです。

x86の場合、このロックインに加えて、IntelとAMDの相互クロスライセンスと法務による防衛が参入障壁を完成させました。x86互換チップを作れる企業は事実上この2社（VIA系を経由した中国Zhaoxinが例外的な存在）であり、新規参入は構造的に困難です。ARMの場合は逆に「広く貸すこと」でエコシステムを拡大し、ライセンシーの成功から持続的に収益を得る道を選びました。

いずれにせよ、ISAという「規格の所有権」が、数千億ドル規模の産業の上流を握る戦略資産になっている——これが現代の半導体地図の本質です。そして、この閉じた構造の外側に、初めて本気の「第三の選択肢」として登場したのがRISC-Vなのです。

RISC思想と「V」の由来

RISC-Vを語る前に、「RISC」という設計哲学を確認しておきましょう。RISC（Reduced Instruction Set Computer：縮小命令セットコンピュータ）は、1980年代にカリフォルニア大学バークレー校のDavid Patterson（のちに2017年のチューリング賞を受賞）らの研究から広まった考え方で、次の原則に要約できます。

• 命令は少数に絞る
• 命令長は固定長にして、デコード回路を単純にする
• 各命令の動作は単純にし、高速化はパイプライン処理とコンパイラ最適化に任せる

複雑な処理を特殊命令の大量追加でハードウェア側に押し込むのではなく、単純な命令の組み合わせでソフトウェア側（コンパイラ）に解決させる。この思想はMIPSやSPARCなど多くのRISCプロセッサを生み、ARMの省電力性の源泉にもなりました。

RISC-Vは、このRISC研究の流れを汲む5番目の設計として、2010年にバークレーで始まりました。Krste Asanović教授のプロジェクトのもと、Pattersonの指導を受け、Andrew WatermanとYunsup Lee（のちにSiFiveを共同創業）が設計を主導しています。名称の"V"はローマ数字の5、つまり「バークレーで5代目のRISC設計」を意味します。5代目だからこそ、過去のRISCプロセッサの教訓をすべて反映して、命令セットをゼロからクリーンに再設計できたのです。2014年にはバークレーの技術報告として命令セットマニュアルが公開されました（出典: UC Berkeley EECS技術報告 EECS-2014-54）。

ここまでを整理します。

• ISAはソフトとハードの「契約」であり、その支配構造がx86とARMの二強体制を生んだ
• x86は後方互換の重みで、ARMはIP貸与モデルで、それぞれ強固なエコシステムを築いた
• RISC-Vは「RISC原則の現代的な再設計」であり、かつ「誰でも自由に使えるオープンなISA」という第三の道を選んだ

では、RISC-Vの技術的な中身——少数の基本命令と拡張を組み合わせる「モジュール式ISA」——を、次のセクションで詳しく見ていきましょう。

RISC-Vの設計思想——ベース命令セット＋拡張で組み合わせる「モジュール式ISA」

RISC-Vの命令セットは、「RV32I/RV64Iという最小限のベース命令セット」の上に、M・A・F・D・C・Vなどの標準拡張を用途に応じて自由に組み合わせるモジュール式ISAという設計思想が最大の特徴です。このセクションでは、その成り立ち、ベース命令セットのシンプルさ、標準拡張の体系、命名規則の読み方、そして断片化を防ぐ「プロファイル」の仕組みを順に見ていきます。

成り立ち——2010年の大学の研究から、国際標準化への歩みへ

RISC-Vは2010年、カリフォルニア大学バークレー校でKrste Asanović教授らのプロジェクトとして生まれました（設計を率いたメンバーと経緯は前節のとおりです）。出発点は「教育・研究用に、シンプルで誰でも実装できる自由なISAを作る」という、実に地に足のついた目標でした（出典: バークレーEECS技術報告 EECS-2014-54）。

その後の歩みを整理すると次の通りです。

• 2014年: バークレーEECS技術報告として「The RISC-V Instruction Set Manual」を公開
• 2015年: 業界団体「RISC-V Foundation」を設立し、オープンな標準化を開始
• 2020年: 米中貿易摩擦による輸出管理リスクを避けるため、本部をスイス・チューリッヒの非営利団体「RISC-V International」へ移管
• 近年: ISO/IECなど国際標準化の枠組みへの対応が進められていると報じられています（承認や手続きの正確な状況は、RISC-V Internationalの公式発表 riscv.org/news で最新情報を確認してください）

大学の研究プロジェクトが、わずか15年で国際標準化が現実の議論となる段階に達した——このスピードと、特定企業に偏らない中立的なガバナンス構造こそが、世界中の半導体企業を巻き込むエコシステムの土台になっています。

ベースは「わずか47命令」——RV32I/RV64Iの徹底的なシンプルさ

RISC-Vの土台となるのが、32ビットの基本整数命令セットRV32Iです。その構成は驚くほどシンプルです。

• 基本整数命令は47個（仕様v2.1時点の数え方。加算・ロード/ストア・分岐などの整数演算のみ。仕様の版や数え方により増減し得る点に注意）
• 汎用レジスタは32本（x0〜x31。x0は常にゼロを読み出す特殊レジスタ）
• 命令長は32ビット固定長（x86のような可変長ではない）

64ビット対応は、RV32Iに64ビットのロード/ストアやワード単位の演算など約12命令を追加したRV64Iで実現します。さらに、組み込み向けにレジスタを16本に減らしたRV32Eという変種も定義されています。

この「少数・固定長・単純」という設計には明確な意図があります。命令の解釈回路が小さくなるため、実装・検証・学習のコストがいずれも低く抑えられるのです。後方互換の積み重ねで数千命令規模に達したx86と比べると、標準拡張を全部盛りにした構成ですら命令数は数百のオーダーにとどまります。コンパイラはこの基本命令セットだけで実用コードを生成でき、小さな土台ゆえに「仕様を一人で読み切れる」——これが教育現場やOSSコミュニティでRISC-Vが人気を博してきた理由です。

標準拡張——1文字のアルファベットとZ系で機能を足す

RISC-Vの真骨頂は、このベースの上に機能を「モジュール」として積み重ねられる点です。標準拡張には1文字のアルファベット名が割り当てられており、代表格は以下の通りです。

とくに細かい機能単位として定義されているのが「Z系」です。CSR（制御・ステータスレジスタ）操作を担うZicsrや、命令フェッチの同期を行うZifenceiなど、従来なら1つの大きな仕様に押し込まれていた機能を、必要なだけ選んで組み込めます。この細粒度さは、面積と消費電力の制約が厳しい組み込み実装で威力を発揮します。

このモジュール構成を図にすると次のようになります。

graph TD
    subgraph BASE["ベース命令セット（必須の土台）"]
        RV32I["RV32I<br/>基本整数命令・32bit固定長"]
        RV64I["RV64I<br/>64bitアドレス/演算"]
    end

    subgraph EXT["標準拡張（用途に応じて選択）"]
        M["M<br/>整数乗除算"]
        A["A<br/>アトミック操作"]
        F["F<br/>単精度浮動小数点"]
        D["D<br/>倍精度浮動小数点"]
        C["C<br/>16bit圧縮命令"]
        V["V<br/>ベクトル演算"]
        B["B<br/>ビット操作"]
        H["H<br/>ハイパーバイザ"]
        Z["Z系<br/>Zicsr / Zifencei など"]
    end

    subgraph COMBO["組み合わせの例"]
        G["G（汎用）<br/>I + M + A + F + D + Zicsr + Zifencei"]
        GC["GC = G + C"]
        RV64GC["RV64GC<br/>Linuxが動く標準構成"]
    end

    RV32I --> G
    M --> G
    A --> G
    F --> G
    D --> G
    Z --> G
    G --> GC
    C --> GC
    GC --> RV64GC
    RV64I --> RV64GC
    V -.-> RV64GC
    B -.-> GC

図のとおり、ベース（RV32I/RV64I）を中心に必要な拡張を選んで足していくのがRISC-Vの基本的な考え方です。とくにG（General）は「I＋M＋A＋F＋D＋Zicsr＋Zifencei」を1文字にまとめたショートカットであり、GにCを加えたGCが「Linuxが普通に動く構成」、すなわちRV64GCとして事実上の標準となっています。

命名規則——「rv64gc」「rv32imac」はこう読む

RISC-Vの実装名やコンパイラ設定は、「rv＋ビット幅＋拡張文字の並び」という単純なルールで読み解けます。

• rv64gc ＝ RV64I（64ビットベース）＋ G（汎用セット）＋ C（圧縮命令）。サーバーからデスクトップまで、Linuxが動く汎用構成の代名詞
• rv32imac ＝ RV32I（32ビットベース）＋ M（乗除算）＋ A（アトミック）＋ C（圧縮）。ESP32-C3など組み込みマイコンで定番の構成

この表記はツールチェーンでもそのまま使われ、たとえばGCCなら -march=rv64gcv と指定するだけでベクトル拡張Vを有効化したコードを生成できます（詳細は「実践入門」セクションで扱います）。「拡張一覧を暗記しなくても、名前から構成が推測できる」のはRISC-Vの実用的な美点といえるでしょう。

プロファイル——RVA23/RVB23/RVI20が「共通分母」を定義する

モジュール式の自由は、裏を返せば「組み合わせが無数にあり、ソフトウェア側がどの構成を前提にすればよいのか分からない」という断片化リスクを内包します。RISC-Vはこの問いにプロファイルという形で答えました。アプリケーション向けのRVA23とベーシック向けのRVB23が2024年に批准されており、さらに小規模実装向けのベースラインとしてRVI20も整備されています（出典: riscv.org批准済み仕様一覧）。

• RVA23（アプリケーション向け）: RV64をベースに、ベクトル拡張Vやビット操作（B系）、暗号系拡張などを必須化。「RVA23準拠」と明記された実装どうしは、必須機能の範囲で同じユーザー空間バイナリの動作が期待できます（任意機能の扱いやOS・ABIなど実行環境の条件には注意が必要です）
• RVB23（ベーシック向け）: リソースが限られる実装向けの共通セット。組み込み用途で参照されることが多いプロファイルです
• RVI20（最小構成向け）: マイコン級の小規模実装が満たすべきベースラインの基準

つまりRISC-Vのルールは、「拡張は自由に選んでよい。ただしプロファイルが定めた必須セットには従う」というものです。自社アクセラレータに独自拡張を追加することも許されますが、それは標準拡張で不足する場合の最終手段であり、互換性の土台はあくまでプロファイルが守ります。Android向けソフト資産がRVA23を基準に整備されているように、プロファイルは「OSとアプリの開発者が安心して向かう先」を1つに定める役割を果たしているのです。

まとめ: 「ベース＋拡張＋プロファイル」の三層構造

RISC-Vの設計思想を一言でいえば、シンプルなベース命令セット（RV32I/RV64I）が実装と学習のハードルを下げ、モジュール拡張が用途ごとの最適化を可能にし、プロファイルがエコシステム全体の互換性を守るという三層構造です。1980年代に生まれたRISC思想を、オープンな標準化プロセスと組み合わせて現代に再設計したものといえるでしょう。次のセクションでは、このオープンなISAがARMやx86のライセンス・ロイヤリティ構造とどう違い、何を変えるのかを見ていきます。

オープンISAが変えるもの——ARM/x86とのライセンス・ロイヤリティ比較

RISC-VとARM・x86を分ける最大の違いは、性能ではなく「ライセンスモデル」です。このセクションでは、仕様の公開性・ISA使用料・ロイヤリティ・独自拡張の可否を3者で比較する一覧表を示し、「オープンISAなら何でも無料」という誤解の答え合わせと、なぜ地政学の話に発展するのかまでを整理します。

まず結論: RISC-V vs ARM vs x86 比較表

RISC-Vの公式スタンス——「open, royalty-free ISA」

RISC-V Internationalは、自らのアイデンティティを次の一文で定義しています。

RISC-V combines a modular technical approach with an open, royalty-free ISA – meaning that anyone, anywhere can benefit from the IP contributed and produced by RISC-V. （出典: RISC-V International公式サイト）

ポイントは3つあります。

1. ロイヤリティフリー: ISA仕様の利用そのものにライセンス料も出荷ロイヤリティも発生しない
2. 非営利のガバナンス: 仕様を管理するRISC-V Internationalは商業的利益を持たない非営利団体であり、特定企業の収益モデルに仕様が縛られない
3. 仕様書の完全公開: 批准済み仕様はCC BY 4.0ライセンスで公開されており、学生でも個人開発者でも全文を読める

ARMモデル——前払い＋出荷ロイヤリティの「二段構え」

ARMは、ISAとコア設計を「IP（知的財産）」として貸し出すビジネスモデルで成功した企業です。収益は2層構造になっています。

• 前払いライセンス: アーキテクチャライセンスまたはコアライセンスの契約時に支払う初期費用。大型案件では億ドル規模に達すると報じられることがあります
• 出荷ロイヤリティ: チップ1個の出荷ごとに支払う単価。チップ価格の数%とされることが多く、出荷が増えるほど収益が積み上がります

この二段構えにより、ARMの売上は決算ベースで年間35〜40億ドル規模（FY2024、報道ベース）に達しています。IP貸与ビジネスとしての大成功である一方、この構造の裏面として「参入にはまとまった資金と長期コミットメントが必要」という高い参入障壁が存在します。

x86モデル——相互クロスライセンスが作った「開かない扉」

x86は、前のセクションで見たとおり約50年間にわたる後方互換を積み重ねてきたアーキテクチャです。現在のx86市場は、IntelとAMDが相互クロスライセンスで成り立つデュオポリー（二寡占）であり、第三者が新規に参入するルートは一般には開かれていません。中国ZhaoxinがVIA経由でx86ライセンスを得たのが数少ない例外とされます。

「ISAを抑える者がエコシステムを抑える」——この支配構造の最たる例がx86であり、ARMは同じ構造を「オープンよりは狭いが、x86よりは広い」IPライセンスの形で再現しました。

注意: 「オープンISA＝全部無料」ではない

ここで重要な補足をします。RISC-Vの「無料」が指すのはISA仕様の利用であって、正確には「ISAの使用は無料、実装コアの調達方法は自由」というルールです。実際にチップを製品化する場合には、次のようなコストが別途発生します。

• 商用コアIPのライセンス料: SiFiveやAndesなど商用ベンダの実装コアを利用する場合は有料です
• 設計・検証コスト: 自社で実装する場合、回路設計に加えて検証（バリデーション）に多大な工数がかかります
• ソフトウェアコスト: ツールチェーンの整備、OS・ミドルウェアの移植と最適化

一方で、カリフォルニア大学バークレー校発のオープンソース実装（Rocket: BSDライセンス、BOOM: BSD系）を使えば、実装コアそのものも無料で入手できます。つまりRISC-Vは「コストの下限を0円にできる」自由を与える一方、品質と検証の責任をどこまで自ら担うかは各者の選択に委ねられているのです。また、コンパイラ最適化・検証ツール・人材といったエコシステムの成熟度では、依然ARM/x86に及ばない部分があることも公平に押さえておきましょう。

だから地政学の駒になる——中国・欧州・日本の主権戦略

「ロイヤリティゼロ」「独自拡張が可能」「ガバナンスはスイスの非営利団体（2020年3月に米国からチューリッヒへ移管）」——この組み合わせは、輸出管理リスクへの耐性という観点で、国家戦略と強く響き合います。

• 中国: 中国科学院のオープンソース高性能コア「XiangShan」、Alibaba傘下T-Head（C910/C920）、SpacemiT、SOPHONなどが大量に参入しています。米国の輸出管理へのヘッジとして、RISC-Vは「どこの企業にもライセンス料を払わず済む」技術的な避難先です
• 欧州: European Processor Initiative（EPI）やTRISTAN事業など、EUの主権半導体施策の中核技術としてRISC-Vが採用されています
• インド: 国産CPU計画「SHAKTI」がRISC-Vを採用しています
• 日本: 詳細は次のセクションで触れますが、Rapidus×Tenstorrent提携（2nmでのRISC-V AIチップ共同開発）やルネサスのRISC-V採用MCUなど、実用段階の動きが出てきています

地政学の本質は、「どこの企業にライセンス料を払うか」という問題が、「どこの法域の技術に依存するか」という問題に置き換わったことにあります。仕様が誰の所有物でもないという一点が、国家レベルの技術主権の選択肢を広げているのです。

ライセンス構造の対比図

3者のうち、構造の対比がもっとも鮮明なARMとRISC-Vを図に示します。ARMモデルではロイヤリティがARMへ還流し続けるのに対し、RISC-Vモデルでは仕様が無料開放され、金銭の還流点が存在しません。

flowchart LR
    subgraph ARM["ARMモデル：IP貸与ビジネス"]
        direction LR
        A1["ARM<br/>アーキテクチャ/コアIP保持"] -->|"①前払い<br/>ライセンス料"| A2["SoCベンダ<br/>（ライセンシー）"]
        A2 -->|"②出荷ロイヤリティ<br/>（ARMへ還流）"| A1
        A2 --> A3["製品チップ"]
    end
    subgraph RV["RISC-Vモデル：オープン仕様＋実装の自由"]
        direction LR
        R1["RISC-V International<br/>非営利・仕様はCC BY 4.0"] -->|"仕様を無料公開<br/>ロイヤリティなし"| R2["各社<br/>実装方法は自由"]
        R3["OSS実装<br/>Rocket / BOOM 等"] -.->|"無料で利用可"| R2
        R4["商用IP<br/>SiFive / Andes 等"] -.->|"ライセンス契約"| R2
        R2 -->|"独自実装＋<br/>カスタム拡張も可"| R5["製品チップ"]
    end

まとめ: 開放されたのは「設計図」である

ISAの壁は、これまで「お金の壁」でもありました。RISC-Vはその壁を仕様レベルから取り崩す道を開き、60年続いた二強構造に第三の選択肢を持ち込みました。ただし無料で手に入るのはあくまで「設計図」であり、それを半導体という製品に仕上げる実装・検証・ソフトウェアの労力は、各社の裁量と責任に委ねられています。この「ルールの徹底した開放」こそが、次のセクションで見る2026年のエコシステム拡大の原動力になっています。

2026年の現在地——ベクトル拡張RVV、AIアクセラレータ、サーバー級、標準化と日本の動き

RISC-Vは2026年現在、どこまで「本命」になったのか——結論から言えば、組み込み・IoTの量産を土台に、ベクトル拡張（RVV 1.0）によるAI処理、サーバー級実装、そして国際標準化（ISO/IEC）への取り組みへと適用範囲を一段ずつ広げている途上にあります。このセクションでは、2026年10月時点の現在地を「技術（RVV）→AI採用→市場→サーバー→OS→日本の動き」という順番で確認します。

ベクトル拡張RVV 1.0——「幅の世代戦争」を封じた設計

RISC-Vの目玉拡張のひとつが、2021年末に批准されたベクトル拡張「RVV 1.0」（V拡張）です（出典: riscv/riscv-v-spec v1.0リリース）。最大の特徴は、ベクトル長非依存（VLA: Vector Length Agnostic）と呼ばれる設計思想にあります。

• 命令は「VLENというベクトルレジスタをn回に分けて処理する」という抽象度で書かれる
• 実装側のベクトル幅が128bitでも256bitでも512bitでも、同じバイナリがそのまま動く
• レジスタを束ねるLMUL、マスク演算、ストライド/インデックス付きメモリアクセスを標準装備

これは、x86のAVX-512に代表される「ベクトル幅が世代ごとに変わり、対応CPUごとにコードが分かれる」問題（いわゆる幅の世代戦争）を、ISAレベルで封じ込める設計です。

ソフトウェア側も整備が進んでいます。GCC 14系・LLVM/Clang 17/18系はRVVの自動ベクトル化に対応しており、-O3などの最適化オプションでベクトル命令が生成されるようになっています（生成結果はコンパイラの版・オプション・ABIにより変わります）。また、QEMU 7.0系以降はRVV 1.0をエミュレート可能です（出典: QEMU公式ドキュメント）。つまり「RVVを試す」こと自体は、実機不要の0円環境で今日から可能です（具体的な手順は「実践入門」セクションで解説します）。

なぜAI業界がRISC-Vを採用するのか

AIアクセラレータ開発企業がRISC-Vを選ぶ理由は、主に3つあります。

1. 制御コアとして組み込みやすい: ロイヤリティゼロ・小面積なので、巨大なNPUの周辺を束ねる制御用コアに最適
2. RVVでベクトル/行列カーネルが書ける: 専用ハードに頼らない前処理・後処理をCPU側で高速化できる
3. 独自命令でNPUと密結合できる: Custom拡張として命令を追加し、アクセラレータとの連携を最適化できる

実際の採用例として、次のような動きが公表・報じられています。

• NVIDIA: GPU内部のマイクロコントローラにRISC-Vコアを採用していることを公式に明らかにしています
• Tenstorrent: RISC-VベースのAIアクセラレータ（Wormhole/Blackhole）やCPUコア「Ascalon」を展開（日本のRapidusとの提携は後述）
• Esperanto Technologies: 1,000個超のRISC-Vコア（ET-Minion）を集積したML推論チップ「ET-SoC-1」
• 組み込みAI: AshlingとEmbecosmが、PyTorch ExecuTorchをRISC-Vマイコン向けに最適化する実装を2025年10月に発表（出典: riscv.org/news/）

また、身近な例では5ドル級ボード「Milk-V Duo」シリーズ（CVITEK製SoC搭載）には0.5〜1TOPS@INT8級のTPUを内蔵したモデルがあり（Duo/Duo Sは0.5TOPS、Duo 256Mは1TOPS。出典: Milk-V公式製品ページ）、「マイコン＋小規模推論」というエッジAIの実験環境が最安クラスで手に入るようになりました。

市場データ——確認できる数字で見る規模感

規模感を数字で押さえておきましょう。

• Omdia予測（2025年2月、RISC-V International発表）: 2030年までにRISC-Vチップ市場920億ドルに達するとの見通し
• 累積コア出荷: 2023年時点で100億個超（RISC-V International公表: riscv.org/about）
• 予測には幅がある: 調査会社や調査時点によって市場規模の予測値には大きな幅があり、計上範囲（コア出荷数・SoC出荷数・関連市場の売上）の定義も異なります。単一の数字を引用するときは、出典と定義の確認が重要です

ただし、現在の年間出荷の大半は依然として組み込み/IoT・マイコン領域です。ESP32-C3/C6のようなWi-Fi MCU（rv32imac構成）やHDDコントローラへの組み込みなど「目立たない場所」での量産が実績の土台であり、AI・データセンター向けがこれからの増益ドライバーという構図を正確に理解しておくことが大切です。

エコシステムと標準化——国際規格化に向けた取り組み

RISC-V仕様のISO/IEC国際規格化に向けては、関係する取り組みが進められていると報じられていますが、本稿の調査時点では承認の段階や手続きの状況を一次資料で確認できていません。最新の状況はRISC-V Internationalの公式発表（riscv.org/news）で確認してください。いずれにしても、断片化を防ぐ「プロファイル」（「RISC-Vの設計思想」セクションで解説）は批准済み仕様としてすでに整備されており、エコシステムの互換性の土台は機能しています。

ツール側の整備も進んでいます。2025年10月には公式プリビルドGNUツールチェーンファミリ「RISCstar」が公開され、64bitアプリ級からマイコン級までをカバー。Linux Foundation系の無料コース「LFD114: Porting Software to RISC-V」も学習に利用できます。展示会での存在感も増しており、Embedded World 2026（2026年3月、ニュルンベルク）ではRISC-V出展が拡大しました。

サーバー級実装——64コアを個人が買える時代

RISC-Vは「組み込み専用」という段階を過ぎつつあります。データセンター級を狙う動きとして、Ventana Micro SystemsのVeyron（チップレットCPU）、SiFive P870、Esperanto、Andesなどが挙げられます。

個人レベルでサーバー級を体験できる数少ない製品が、64コアのSOPHON SG2042を搭載した「Milk-V Pioneer」です。数百〜千ドル超と高額ではあるものの、「RISC-Vのワークステーション/サーバー」を自宅に置けるという点で普及の象徴といえます。後継のSG2380搭載「Jupiter」も登場しています。

OSの現在地——Androidは進行中、Windowsは非公式

• Android: Google主導でAOSPへのRISC-V移植が進行中です。ARTランタイムやフレームワークの対応が進み、公式ドキュメントにRISC-V portingガイドが用意され、Cuttlefish仮想デバイスでの検証も可能です（出典: AOSP公式ドキュメント）。ただし一般向けのRISC-V Android端末はまだ少数にとどまります（報道ベース）
• Windows: Microsoftによる公式サポートの発表はなく（2026年10月時点）、コミュニティによる実験的ポートの段階です

日本の動き——Rapidus×Tenstorrent提携、ルネサスのMCU

• Rapidus × Tenstorrent提携（2025年6月発表）: Rapidusの2nmプロセス上で、TenstorrentのRISC-VベースAIエッジチップを共同開発するもので、試作は2027年頃と報じられました。日本の先端プロセスとRISC-Vを掛け合わせる代表例です
• ルネサス エレクトロニクス: RISC-Vコア採用の汎用MCU（R9A02G020など）を製品化しており、国産半導体メーカーにおける実用例となっています

開発ボード比較表——2026年版・何を買えばいいのか

最後に、2026年時点で個人購入できる代表的なRISC-V開発ボード/SBCを比較します。

注: 価格・仕様は変動が大きいため、購入時に各社の公式ページで最新情報を確認してください。メモリ欄の「―」は本稿の調査時点で確認できた公表値がないものです。

選び方の目安はシンプルです。「今日からLinuxサーバー」ならVisionFive 2、「エッジAIを最安で試す」ならMilk-V Duo S、「本気の実験環境」ならLichee Pi 4A、「サーバー級を自宅に置く」ならMilk-V Pioneerです。実際のLinux起動やツールチェーンの使い方は、次のセクションで具体的な手順を解説します。

実践入門——QEMUとツールチェーンで今日RISC-V Linuxを動かす

RISC-Vは、実機を1台も買わずに「今日・0円」で体験できます。このセクションでは、エミュレータQEMUでRISC-V版Linuxを起動し、クロスコンパイラでHello Worldを動かし、さらにベクトル拡張RVVの命令をアセンブラレベルで確認するまでを、コピペで動く手順として一気に進めます。最後に実機（VisionFive 2 / Milk-V Duo）へのステップアップも示します。

全体像: 0円でできること

• QEMUシステムエミュレーション: RISC-V版Debianを丸ごと起動する（本セクションのメイン）
• QEMUユーザーモード＋binfmt: RISC-V向けバイナリをホスト上で透過的に実行する
• クロスツールチェーン: rv64gc / rv64gcvでコンパイルし、llvm-objdumpで命令を観察する
• 実機ステップアップ: VisionFive 2（Linux SBC）、Milk-V Duo（0.5〜1TOPS級TPU付きエッジAIボード）

前提はx86_64のLinuxホスト（Debian 13「trixie」またはUbuntu 24.04 LTSを想定）です。QEMU 7.0系以降はベクトル拡張RVV 1.0のエミュレーションに対応しているため（出典: QEMU公式ドキュメント）、このセクションの演習はすべてエミュレーション上で完結します。

Step 1: QEMUとブートファームウェアをインストールする

# QEMU（RISC-Vシステムエミュレータ）＋OpenSBI＋U-Boot＋補助ツール
sudo apt install qemu-system-misc qemu-utils opensbi u-boot-qemu wget xz-utils

• qemu-system-misc: qemu-system-riscv64 / qemu-system-riscv32 コマンドが入る
• opensbi / u-boot-qemu: ブートに必要なファームウェアとブートローダ（後述の「3段ブート」で登場）
• qemu-utils: qemu-img（ディスクイメージの操作）など

Step 2: RISC-V版Debianのディスクイメージを用意する

Debianはtrixie（13）以降、riscv64が公式アーキテクチャになりました（出典: Debian Wiki RISC-V）。プレインストール済みディスクイメージを取得するのが最短ルートです。イメージの取得元とログイン条件（初期ユーザー・パスワード、rootログインの可否）はイメージごとに異なるため、必ず公式Wikiの記載に従って確認してください。

# RISC-V版Debianのディスクイメージを取得・展開
# イメージの最新URLは頻繁に更新されるため、必ず公式Wikiから辿ること:
#   https://wiki.debian.org/RISC-V
IMG_URL="<Debian公式Wikiで案内されているimg.xzのURL>"
wget "$IMG_URL" -O debian-riscv64.img.xz
xz -dk debian-riscv64.img.xz          # debian-riscv64.img が生成される
mv debian-riscv64.img disk.img
qemu-img resize -f raw disk.img 16G   # 起動後にパーティション拡張すれば実用容量に（任意）

FedoraやUbuntu（24.04 LTS以降のServerイメージ）にもriscv64版があります（出典: Ubuntu Server RISC-V）。好みのディストリビューションを選んで構いません。

Step 3: qemu-system-riscv64でLinuxを起動する

# 64bit RISC-Vマシン「virt」でLinuxを起動
qemu-system-riscv64 \
  -machine virt \
  -cpu rv64 \
  -smp 4 \
  -m 4G \
  -nographic \
  -bios default \
  -kernel /usr/lib/u-boot/qemu-riscv64_smode/uboot.elf \
  -drive file=disk.img,if=virtio,format=raw

起動すると、OpenSBI → U-Boot → Linuxカーネルのログがシリアルコンソール（-nographic指定で端末がシリアルコンソールになります）に流れ、やがてログインプロンプトが表示されます。上のコマンドではネットワーク（-netdev/-device）やカーネル引数（-append）を省略しており、イメージによっては追加の指定が必要です。ログインプロンプトまで到達しない場合は、Debian公式WikiのQEMU起動例と、イメージ提供元の初期ユーザー・パスワード案内を確認してください。-bios defaultはQEMU同梱のOpenSBIを、-kernelはu-boot-qemuパッケージのU-Bootを指定するものです（パスが異なる環境ではdpkg -L u-boot-qemuで確認できます）。QEMUの終了はCtrl+Aを押してからXです。

ブートフロー: QEMUでも実機でも同じ「3段構え」

起動ログの意味を理解するために、RISC-V特有のブートの流れを押さえておきましょう。RISC-Vの特権モードはM（Machine）→ S（Supervisor）→ U（User）の3層で、電源投入直後にコードを実行できるのは最も権限の強いM-modeだけです。そこで、まずファームウェアがM-modeでハードウェアを初期化し、順に上位モードへ制御を引き継いでいきます。

flowchart LR
    subgraph FLOW["RISC-Vの3段ブート（QEMUでも実機でも共通）"]
        direction LR
        A["①ROM<br/>電源投入直後に最初に動くコード"] -->|"M-modeで<br/>ファームウェアを起動"| B["②OpenSBI<br/>M-modeファームウェア<br/>ハード初期化・SBI API提供"]
        B -->|"S-modeへ制御を渡す"| C["③U-Boot<br/>S-modeブートローダ<br/>カーネルとDTBを探索"]
        C -->|"カーネルをロード"| D["④Linuxカーネル<br/>S-modeで起動・init実行"]
        D -->|"システムコール"| E["ユーザー空間 U-mode<br/>シェル・アプリ"]
    end
    Q["QEMUの場合<br/>-bios default でQEMU同梱の<br/>OpenSBIが②を担当"] -.-> B
    HW["実機の場合<br/>SPIフラッシュ上の<br/>OpenSBI＋U-Bootが②③を担当"] -.-> B

図のとおり、ROM → OpenSBI（M-mode）→ U-Boot（S-mode）→ Linux → ユーザー空間という流れはQEMUでも実機でも共通です。QEMUで見たブートログは、そのまま実機起動時のログを読み解く地図になります。

Step 4（おまけ）: qemu-riscv64-staticでユーザーモードだけクロス実行

システム全体を起動しなくても、RISC-V向けバイナリをホスト上で直接実行できます。qemu-user-staticを入れればbinfmt_misc経由でカーネルが自動的にQEMUへ仲介するため、chrootやdebootstrapがそのままRISC-Vで動きます。

# ユーザーモードエミュレーション＋binfmt登録
sudo apt install qemu-user-static

# 例1: RISC-V版の最小rootfsを作ってchroot（binfmt経由で透過実行される）
sudo debootstrap --arch=riscv64 trixie ./rv-rootfs http://deb.debian.org/debian
sudo chroot ./rv-rootfs /bin/bash     # この中で動いているのはRISC-V版のbash

# 例2: 単体のRISC-Vバイナリを明示的に実行
qemu-riscv64-static ./hello

ネイティブ実行よりは遅いものの、システムエミュレーションより軽快で、パッケージのビルドや移植時の動作確認に便利です。

ツールチェーン: クロスGCC、Clang、RISCstar

RISC-V向けのコンパイルで特徴的なのは、-marchでISAの構成を直接指定する点です。たとえば-march=rv64gcvと書けば、RV64I＋M/A/F/D＋Cにベクトル拡張Vを加えた構成向けのコードを生成します（拡張文字の意味は「RISC-Vの設計思想」セクションの命名規則を参照）。

なお、RVVの自動ベクトル化はGCC 14系・Clang 17系以降で利用できます（Debian 13「trixie」のクロスGCCはGCC 14系）。生成される命令は最適化オプション・ABI・コンパイラの版によって変わるため、以下の演習の結果は「一例」として見てください。

ミニ演習: Hello Worldと「rv64gc vs rv64gcv」の差を見る

まずは定番のHello World。クロスコンパイルして、Step 4で入れたユーザーモードエミュレーションで実行します。

sudo apt install gcc-riscv64-linux-gnu llvm

cat > hello.c <<'EOF'
#include <stdio.h>
int main(void) { printf("Hello, RISC-V!\n"); return 0; }
EOF

# 静的リンクでクロスコンパイル → QEMUユーザーモードで実行
riscv64-linux-gnu-gcc -static -O2 hello.c -o hello
qemu-riscv64-static ./hello
# → Hello, RISC-V!

次が本題の観察演習です。単純な配列加算をrv64gcとrv64gcvの両方でコンパイルし、llvm-objdumpで逆アセンブルしてベクトル命令の有無を比較します。

cat > vadd.c <<'EOF'
void vadd(int *a, const int *b, int n) {
    for (int i = 0; i < n; i++)
        a[i] += b[i];
}
EOF

riscv64-linux-gnu-gcc -march=rv64gc  -mabi=lp64d -O3 -c vadd.c -o vadd_gc.o
riscv64-linux-gnu-gcc -march=rv64gcv -mabi=lp64d -O3 -c vadd.c -o vadd_gcv.o

# ベクトル命令（vsetvli / vadd.vv など）だけを抽出して比較
llvm-objdump -d vadd_gc.o  | grep -E 'vset|vadd' || echo "→ ベクトル命令なし（スカラー命令の繰り返し）"
llvm-objdump -d vadd_gcv.o | grep -E 'vset|vadd'
# → 例: vsetvli ... / vadd.vv ...（ループ1回で複数要素を処理）

vsetvliは「処理するベクトル長を実装に問い合わせる」命令で、RVVのベクトル長非依存（VLA）設計の核心です。同じバイナリがベクトル幅128bitの実装でも512bitの実装でも動く——前セクションで述べた「AVX-512のような幅の世代戦争を回避する」理由が、逆アセンブルのレベルで確認できます。生成したバイナリはStep 3のQEMUシステムでもStep 4のユーザーモードでも実行できるため、RVVの動作自体もエミュレーション上で試せます。

実機へのステップアップ: VisionFive 2とMilk-V Duo

• Milk-V Duo（CVITEK CV1800B、約5ドル）: 指先サイズながら0.5TOPS@INT8のTPUを内蔵しており（出典: Milk-V公式）、CVITEKのSDKでONNXモデルをターゲットにしたエッジAI実験ができます。5ドルで「RISC-Vコア＋NPU」を体験できるのは、前セクションで触れたExecuTorchのRISC-V対応などの動きと相性が良い部分です。

VisionFive 2（StarFive JH7110、SiFive U74×4 @1.5GHz、約60〜100ドル）: Debian公式のインストールガイドが整備されており（出典: Debian公式VisionFive 2ガイド）、イメージをSDカードに書き込んで起動するだけで、QEMUと同じ「OpenSBI → U-Boot → Debian」のブートが目の前で再現されます。2.5GbEやM.2スロットを備え、自宅サーバー入門にも向きます。書き込みは次のような形です。

# VisionFive 2向けイメージをSDカードに書き込む例（デバイス名は必ず確認）
# ⚠️ /dev/sdX を間違えるとホストのディスクを破壊するので要注意
xzcat debian-*-visionfive2*.img.xz | sudo dd of=/dev/sdX bs=4M status=progress conv=fsync

どちらのボードでも、QEMUで学んだ3段ブートの知識とクロスコンパイルの手順がそのまま生きます。「エミュレータで検証し、実機で計測する」という流れは、ISAが違っても組み込み開発の王道のままです。

まとめ: 今日の30分で、RISC-Vは「知っているもの」になる

このセクションの手順をなぞれば、QEMUでRISC-V版Linuxを起動し、クロスコンパイラでHello Worldを動かし、rv64gcvで生成されるベクトル命令を確認するまで、すべて0円で完了します。壁の中にあった「特殊なアーキテクチャ」が、手元のコマンドラインに降りてくる——それがオープンISAの実感です。実際に動かしてみて湧いてくる疑問（Windowsは動くのか、商用利用は本当に無料なのか）には、次のセクションのFAQで答えます。

よくある質問（FAQ）

まとめに進む前に、RISC-Vについてよく寄せられる5つの質問に、検索されやすい形のまま短く答えておきます。

RISC-Vは商用利用も本当に無料ですか？

はい。ISA（命令セットアーキテクチャ）の仕様そのものはオープンに公開されており、RISC-V Internationalも「open, royalty-free ISA（誰でも、どこでも、ロイヤリティフリーで利用できるISA）」と公式に定義しています。ただし「オープンISA＝すべて無料」ではなく、SiFiveなどの商用実装コアを調達する場合は別途ライセンス料が発生します。RocketやBOOMといったBSDライセンスのオープンソース実装を採用すれば、実装の段階まで無料で商用利用できます。

x86やARM用のソフトウェアはそのままRISC-Vで動きますか？

いいえ、そのままでは動きません。ISAが異なるため、基本的にはソースコードからの再コンパイルか移植が必要です。ただしLinuxや主要なオープンソースソフトウェアのriscv64対応は大きく進んでおり、Debian（trixie以降はriscv64が公式アーキテクチャ）、Fedora、Ubuntu 24.04 LTSがRISC-V版を公式に提供しています。

RISC-VでWindowsは動きますか？Androidはどうですか？

Windowsは、2026年10月時点でMicrosoftによる公式サポートの発表がなく、動作しません（コミュニティによる実験的なポートにとどまります）。一方のAndroidは、Google主導でAOSPへのRISC-V移植が進行中で、ARTランタイムやフレームワークの対応が進み、Cuttlefish仮想デバイスでの動作検証も可能です。

RISC-Vはなぜ「遅い」と言われることがあるのですか？

これはISAの優劣ではなく、実装とエコシステムの成熟度の問題です。ISA自体は性能を決めず、同じISAでもマイクロアーキテクチャの設計次第で性能は大きく変わります。現在のRISC-Vは組み込み向けの小規模コアが出荷の中心のため「遅い」という印象を持たれやすいのですが、Ventana VeyronやSiFive P870、64コアのSOPHON SG2042（Milk-V Pioneer）などサーバー級の高性能実装も登場しています。

RISC-Vの独自拡張で互換性が壊れる心配はありませんか？

断片化への備えとして、プロファイル（アプリケーション向けのRVA23、ベーシック向けのRVB23など。RVA23/RVB23は2024年批准、より小規模な実装向けのRVI20も整備済み）が「共通の機能セット」を定義しています。「RVA23準拠」と明記された実装どうしであれば、必須機能の範囲で同じユーザー空間ソフトウェアの動作が期待できます（任意機能やOS・ABIなど実行環境の条件によっては追加の確認が必要です）。独自拡張は標準拡張で要件を満たせない場合の最終手段という位置づけです。国際標準化（ISO/IEC）に向けた取り組みも報じられており、標準の安定性を後押しすると期待されますが、正式な承認状況はRISC-V Internationalの公式発表で確認してください。

まとめ——今日から始める3つのアクション

RISC-Vは「必要なのは興味だけで、コスト0円・今日中に体験できる」数少ないCPUアーキテクチャです。この記事で見てきたように、ISAの仕様はオープンかつロイヤリティフリーで公開され、DebianやUbuntuの公式サポート、QEMUによる完全なエミュレーション、数ドルからの実機ボードまで、学習の土台はすでに揃っています。最後に、読者が今日から段階的に進められる3つのアクションに整理します。

アクション1: QEMU＋Debian riscv64で、今日30分の体験をする

ハードウェアを一切買わずに、まず「RISC-V版Linuxが自分の手で起動する」経験をしてください。Debian/Ubuntuホストなら、インストールは次の1行から始まります。

sudo apt install qemu-system-misc opensbi u-boot-qemu

Debian（trixie以降はriscv64が公式アーキテクチャ）やUbuntu 24.04 LTSのriscv64イメージを用意すれば、OpenSBI→U-Boot→Linuxという実機と同じブートフローを追体験できます（イメージの取得元・ログイン条件、省略パラメータを含む完全な起動コマンドは「実践入門」セクションと公式Wikiを参照してください）。

qemu-system-riscv64 -machine virt -cpu rv64 -smp 4 -m 4G -nographic -bios default -drive file=disk.img,if=virtio

さらにQEMU 7.0以降はベクトル拡張RVV 1.0のエミュレーションにも対応しているため、この環境のままベクトル命令の実験まで進められます。0円・30分で「壁の向こう側」をのぞける、最短ルートです。

アクション2: Milk-V DuoかVisionFive 2を購入して、実機で学ぶ

エミュレータで感触をつかんだら、次は実機です。最初の1枚には2つの候補がおすすめです。

• Milk-V Duo（約5〜15ドル）: CVITEKのSoCを搭載した超小型ボードで、0.5TOPS@INT8のTPUを内蔵しています（上位のDuo 256Mは1TOPS）。「マイコンでエッジAI推論」を最安値で試せる、本記事のテーマとの親和性が最も高い1枚です。
• VisionFive 2（約60〜100ドル）: SiFive U74×4コア（RV64GC）搭載の定番SBCで、Debian公式のインストールガイドも整備されています。デスクトップLinuxが快適に動く規模なので、「普段のLinux作業をRISC-Vで」を体験できます。

どちらを選んでも、SDカードにイメージを書き込むだけで起動し、QEMUでは見えなかった実デバイスやパフォーマンスの違いまで観察できます。5ドルのMilk-V DuoでエッジAIを、VisionFive 2でLinux環境全体を、という2段構えも現実的な選択肢です。

アクション3: LFD114かRISCstarツールチェーンで、ツール側を深掘りする

実践を積み上げたら、最後は知識とツールの深掘りです。Linux Foundationの無料オンラインコース「LFD114: Porting Software to RISC-V」は、既存ソフトウェアをRISC-Vへ移植するための体系的な入り口として最適です。また、2025年10月に公開された公式プリビルドツールチェーン「RISCstar」を使えば、-march=rv64gcvのようなアーキテクチャフラグの指定を通して、ベース命令と拡張（M/A/F/D/C/V）の関係をコンパイラの出力から直接確かめられます。実践入門セクションで紹介したgcc-riscv64-linux-gnuやLLVM/Clangと合わせ、自分のビルド環境にRISC-Vターゲットを追加しておくと、以後の学習が一気に進みます。

おわりに

x86とARMが作った二極構造は半世紀近く動かない「壁」でしたが、RISC-Vはその壁を、仕様の開放という形で崩し始めています。ロイヤリティフリーのISA、モジュール式の拡張、プロファイルによる互換性の担保、そして国際規格化への道——揃い始めた部品は、もはや個人でも触れる位置にあります。その壁の壊し方を知っていることが、次の10年のあなたの選択肢を増やしてくれるはずです。まずはアクション1のコマンドを、今日コピーして実行するところから始めてみてください。

参考文献

• RISC-V International — About（オープン・ロイヤリティフリーISAの公式定義）: https://riscv.org/about/
• RISC-V International — Ratified Specifications（批准済み仕様一覧）: https://riscv.org/specifications/ratified/
• RISC-V Vector Extension v1.0（批准リリース）: https://github.com/riscv/riscv-v-spec/releases/tag/v1.0
• RISC-V International — News（市場予測・標準化・ツールチェーン関連の公式発表の確認先）: https://riscv.org/news/
• QEMU公式ドキュメント — RISC-V System Emulator: https://www.qemu.org/docs/master/system/target-riscv.html
• Milk-V公式（Duo/Duo S製品仕様）: https://milkv.io/
• StarFive（VisionFive 2）: https://www.starfivetech.com/
• バークレーEECS技術報告「The RISC-V Instruction Set Manual」（2014年、初出文献）: https://www2.eecs.berkeley.edu/Pubs/TechRpts/2014/EECS-2014-54.pdf
• Debian Wiki — RISC-Vポート: https://wiki.debian.org/RISC-V
• Debian公式 — VisionFive 2インストールガイド: https://wiki.debian.org/InstallingDebianOn/StarFive/VisionFive2

関連記事

• RISC-Vが切り拓く半導体の新時代：オープンアーキテクチャが変えるAI・自動車・地政学の地図
• RISC-Vベクトル拡張で私のホームサーバーはどう変わる？——RVV 1.0対応チップが開く省電力セルフホスティングの現実解